Полусумматор, RS-триггер, полный сумматор, D-триггер, счётчик.
Цифровая электроника — это мир, где миллиарды транзисторов работают по законам математической логики. Здесь мы увидим базовые цифровые элементы: сумматоры, триггеры и счётчики.
Полусумматор — схема, складывающая два однозначных двоичных числа. Результат — два выхода: S (сумма) и C (перенос).
| A | B | S (сумма) | C (перенос) |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 |
RS-триггер — простейший элемент памяти. Имеет два входа: R (Reset — сброс) и S (Set — установка), и выход Q.
| S | R | Q (пред.) | Q (след.) | Действие |
|---|---|---|---|---|
| 0 | 0 | 0 | 0 | Запоминание |
| 0 | 0 | 1 | 1 | Запоминание |
| 1 | 0 | — | 1 | Установка (Set) |
| 0 | 1 | — | 0 | Сброс (Reset) |
| 1 | 1 | — | ? | Запрещено! |
Полный сумматор (Full Adder) складывает три бита: A, B и Cin (входящий перенос). Строится из двух полусумматоров + OR.
| A | B | Cin | S (сумма) | Cout (перенос) |
|---|---|---|---|---|
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 | 0 |
| 0 | 1 | 0 | 1 | 0 |
| 0 | 1 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | 0 | 1 |
| 1 | 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 1 | 1 |
D-триггер — базовый элемент памяти в цифровой технике. Он запоминает значение на входе D только в момент нарастания тактового сигнала CLK (rising edge). В отличие от RS-триггера, у него всего один информационный вход — нет запрещённого состояния.
D-триггер строится из RS-триггера + инвертор: сигнал D поступает на S, а ¬D — на R. Когда CLK=1, RS-триггер «принимает» значение D. Когда CLK=0 — запоминает.
Где применяется: регистры процессора, буферы памяти, синхронные автоматы. Современный процессор содержит миллиарды D-триггеров — по одному на каждый бит регистра.
| CLK | D | Q (след.) | Действие |
|---|---|---|---|
| 0→0 | — | Q (пред.) | Запоминание |
| 0→1 | 0 | 0 | Запись D=0 |
| 0→1 | 1 | 1 | Запись D=1 |
| 1→0 | — | Q (пред.) | Запоминание |
Счётчик — базовая логическая схема, которая считает импульсы тактового сигнала CLK и выдаёт результат в двоичном виде. Простейший 2-битный счётчик считает от 0 до 3: 00₂ → 01₂ → 10₂ → 11₂ → 00₂ (циклически).
Как устроен: два D-триггера соединены последовательно. Младший триггер (FF0) переключается на каждый CLK. Старший триггер (FF1) переключается, когда младший переходит из 1 в 0 (то есть «переполняется»).
Где применяется: счётчики импульсов, адресные шины памяти, делители частоты, таймеры. Каждый тактовый сигнал процессора проходит через цепочку счётчиков.